Семейство микроконтроллеров MSP430x2xx. Архитектура, программирование, разработка приложений (2010) PDF, DjVu

Предисловие
Глава 1. Введение
1.1. Архитектура
1.2. Гибкая система тактирования
1.3. Внутрисхемная эмуляция
1.4. Адресное пространство
1.4.1. Флэш/ПЗУ
1.4.2. ОЗУ
1.4.3. Периферийные устройства
1.4.4. Регистры специальных функций (SFR)
1.4.5. Организация памяти
1.5. Расширенные возможности семейства MSP430x2xx
Глава 2. Сброс, прерывания и режимы работы
2.1. Сброс и инициализация системы
2.1.1. Сброс по снижению напряжения питания (BOR)
2.1.2. Состояние устройства после сброса
2.2. Прерывания
2.2.1. Немаскируемые прерывания (NMI)
2.2.2. Маскируемые прерывания
2.2.3. Обработка прерывания
2.2.4. Векторы прерываний
2.3. Режимы работы
2.3.1. Вход в режимы пониженного энергопотребления и выход из них
2.4. Принципы программирования устройств с низким энергопотреблением
2.5. Подключение неиспользуемых выводов
Глава 3. 16-ти битное RISC ЦПУ MSP430
3.1. Введение в ЦПУ
3.2. Регистры ЦПУ
3.2.1. Счётчик команд (PC)
3.2.2. Указатель стека (SP)
3.2.3. Регистр состояния (SR)
3.2.4. Регистры генератора констант CG1 и CG2
3.2.5. Регистры общего назначения R4…R15
3.3. Режимы адресации
3.3.1. Регистровый режим адресации
3.3.2. Индексный режим адресации
3.3.3. Относительный режим адресации
3.3.4. Абсолютный режим адресации
3.3.5. Косвенный регистровый режим адресации
3.3.6. Косвенный регистровый режим адресации с автоинкрементом
3.3.7. Непосредственный режим адресации
3.4. Система команд
3.4.1. Команды с двумя операндами (формат I)
3.4.2. Команды с одним операндом (формат II)
3.4.3. Команды перехода
3.4.4. Время выполнения и размер команд
3.4.5. Описание набора команд
Глава 4. 16-ти битное RISC ЦПУ MSP430X
4.1. Введение в ЦПУ
4.2. Прерывания
4.3. Регистры ЦПУ
4.3.1. Счётчик команд (PC)
4.3.2. Указатель стека (SP)
4.3.3. Регистр состояния (SR)
4.3.4. Регистры генератора констант CG1 и CG2
4.3.5. Регистры общего назначения R4…R15
4.4. Режимы адресации
4.4.1. Регистровый режим
4.4.2. Индексный режим адресации
4.4.3. Относительный режим адресации
4.4.4. Абсолютный режим адресации
4.4.5. Косвенный регистровый режим адресации
4.4.6. Косвенный регистровый режим адресации с автоинкрементом
4.4.7. Непосредственный режим адресации
4.5. Команды MSP430 и MSP430X
4.5.1. Команды MSP430
4.5.2. Команды MSP430X
4.6. Описание набора команд
4.6.1. Подробные описания расширенных команд
4.6.2. Команды MSP430
4.6.3. Расширенные команды
4.6.4. Адресные команды
Глава 5. Модуль синхронизации Basic Clock Module+
5.1. Введение
5.2. Функционирование модуля синхронизации
5.2.1. Возможности модуля синхронизации и приложения с низким энергопотреблением
5.2.2. Встроенный низкочастотный генератор со сверхнизким потреблением
5.2.3. Генератор LFXT1
5.2.4. Генератор XT2
5.2.5. Генератор с цифровым управлением (DCO)
5.2.6. Модулятор DCO
5.2.7. Отказоустойчивая работа модуля синхронизации
5.2.8. Синхронизация тактовых сигналов
5.3. Регистры модуля синхронизации
Глава 6. Контроллер DMA
6.1. Введение
6.2. Функционирование контроллера DMA
6.2.1. Режимы адресации контроллера DMA
6.2.2. Режимы пересылки контроллера DMA
6.2.3. Инициация передачи данных с использованием DMA
6.2.4. Прерывание DMA-пересылок
6.2.5. Приоритеты каналов DMA
6.2.6. Длительность DMA-пересылки
6.2.7. Функционирование DMA и прерывания
6.2.8. Прерывания контроллера DMA
6.2.9. Использование модуля USCI_B в режиме I2C с контроллером DMA
6.2.10. Использование модуля ADC12 с контроллером DMA
6.2.11. Использование модуля DAC12 с контроллером DMA
6.2.12. Запись в флэш-память с использованием контроллера DMA
6.3. Регистры контроллера DMA
Глава 7. Контроллер флэш-памяти
7.1. Введение
7.2. Сегментная организация флэш-памяти
7.2.1. Сегмент A
7.3. Функционирование флэш-памяти
7.3.1. Тактовый генератор контроллера флэш-памяти
7.3.2. Стирание флэш-памяти
7.3.3. Запись в флэш-память
7.3.4. Обращение к флэш-памяти во время записи или стирания
7.3.5. Останов циклов записи или стирания
7.3.6. Режим чтения при граничных условиях
7.3.7. Конфигурирование контроллера флэш-памяти
и организация доступа к нему
7.3.8. Прерывания контроллера флэш-памяти
7.3.9. Программирование флэш-памяти
7.4. Регистры контроллера флэш-памяти
Глава 8. Цифровые порты ввода/вывода
8.1. Введение
8.2. Функционирование цифровых портов ввода/вывода
8.2.1. Регистр данных входа PxIN
8.2.2. Регистр данных выхода PxOUT
8.2.3. Регистр направления PxDIR
8.2.4. Регистр включения подтягивающих резисторов PxREN
8.2.5. Регистры выбора функции PxSEL и PxSEL2
8.2.6. Прерывания от портов P1 и P2
8.2.7. Конфигурация неиспользуемых выводов портов
8.3. Регистры цифровых портов ввода/вывода
Глава 9. Супервизор напряжения питания
9.1. Введение
9.2. Функционирование супервизора
9.2.1. Конфигурирование супервизора
9.2.2. Функционирование компаратора супервизора
9.2.3. Изменение битов VLDx
9.2.4. Рабочий диапазон супервизора
9.3. Регистры супервизора
Глава 10. Сторожевой таймер
10.1. Введение
10.2. Функционирование сторожевого таймера
10.2.1. Счётчик сторожевого таймера
10.2.2. Режим сторожевого таймера
10.2.3. Режим интервального таймера
10.2.4. Прерывания сторожевого таймера
10.2.5. Отказоустойчивое тактирование сторожевого таймера
10.2.6. Функционирование в режимах пониженного энергопотребления
10.2.7. Примеры кода
10.3. Регистры сторожевого таймера
Глава 11. Аппаратный умножитель
11.1. Введение
11.2. Функционирование аппаратного умножителя
11.2.1. Регистры операндов
11.2.2. Регистры результата
11.2.3. Примеры кода
11.2.4. Косвенная адресация RESLO
11.2.5. Использование прерываний
11.3. Регистры аппаратного умножителя
Глава 12. Таймер A
12.1. Введение
12.2. Функционирование Таймера А
12.2.1. 16-ти битный таймер/счётчик
12.2.2. Запуск таймера
12.2.3. Управление режимом работы таймера
12.2.4. Блоки захвата/сравнения
12.2.5. Модуль вывода
12.2.6. Прерывания Таймера А
12.3. Регистры Таймера А
Глава 13. Таймер B
13.1. Введение
13.1.1. Сходства и различия с Таймером А
13.2. Функционирование Таймера B
13.2.1. 16-ти битный таймер/счётчик
13.2.2. Запуск таймера
13.2.3. Управление режимом работы таймера
13.2.4. Блоки захвата/сравнения
13.2.5. Модуль вывода
13.2.6. Прерывания Таймера B
13.3. Регистры Таймера B
Глава 14. Универсальный последовательный интерфейс
14.1. Введение
14.2. Функционирование модуля USI
14.2.1. Инициализация модуля USI
14.2.2. Генерация тактового сигнала USI
14.2.3. Режим SPI
14.2.4. Режим I2C
14.3. Регистры модуля USI
Глава 15. Универсальный последовательный коммуникационный интерфейс: режим UART
15.1. Введение
15.2. Введение в модуль USCI: режим UART
15.3. Функционирование модуля USСI: режим UART
15.3.1. Инициализация и сброс модуля USCI
15.3.2. Формат символа
15.3.3. Форматы асинхронного обмена
15.3.4. Автоматическое определение скорости передачи
15.3.5. Кодирование и декодирование сигналов IrDA
15.3.6. Автоматическое обнаружение ошибок
15.3.7. Разрешение приёма USCI
15.3.8. Разрешение передачи USCI
15.3.9. Контроллер скорости передачи UART
15.3.10. Установка скорости обмена
15.3.11. Синхронизация при передаче
15.3.12. Синхронизация при приёме
15.3.13. Типовые скорости обмена и величины ошибок
15.3.14. Использование модуля USCI в режиме UART совместно с режимами пониженного энергопотребления
15.3.15. Прерывания модуля USCI
15.4. Регистры модуля USCI: режим UART
Глава 16. Универсальный последовательный коммуникационный интерфейс: режим SPI
16.1. Введение
16.2. Введение в модуль USCI: режим SPI
16.3. Функционирование модуля USСI: режим SPI
16.3.1. Инициализация и сброс модуля USCI
16.3.2. Формат символа
16.3.3. Режим ведущего
16.3.4. Режим ведомого
16.3.5. Разрешение обмена по интерфейсу SPI
16.3.6. Управление тактовым сигналом
16.3.7. Использование режима SPI совместно с режимами пониженного энергопотребления
16.3.8. Прерывания в режиме SPI
16.4. Регистры модуля USCI: режим SPI
Глава 17. Универсальный последовательный коммуникационный интерфейс: режим I2C
17.1. Введение
17.2. Введение в модуль USCI: режим I2C
17.3. Функционирование модуля USСI: режим I2C
17.3.1. Инициализация и сброс модуля USCI
17.3.2. Передача данных по шине I2C
17.3.3. Режимы адресации I2C
17.3.4. Режимы работы модуля I2C
17.3.5. Генерация и синхронизация тактового сигнала I2C
17.3.6. Использование модуля USCI в режиме I2C совместно с режимами пониженного энергопотребления
17.3.7. Прерывания в режиме I2C
17.4. Регистры модуля USCI: режим I2C
Глава 18. Модуль операционного усилителя OA
18.1. Введение
18.2. Функционирование модуля OA
18.2.1. Операционный усилитель
18.2.2. Входы модуля OA
18.2.3. Выход модуля OA и организация обратной связи
18.2.4. Конфигурация модуля OA
18.3. Регистры модулей OA
Глава 19. Модуль аналогового компаратора Comparator_A+
19.1. Введение
19.2. Функционирование модуля Comparator_A+
19.2.1. Компаратор
19.2.2. Входные аналоговые ключи
19.2.3. Ключ замыкания входов
19.2.4. Выходной фильтр
19.2.5. Генератор опорного напряжения
19.2.6. Компаратор и регистр отключения порта CAPD
19.2.7. Прерывания компаратора
19.2.8. Использование компаратора для измерения сопротивления
19.3. Регистры модуля Comparator_A+
Глава 20. Модуль 10-ти битного АЦП ADC10
20.1. Введение
20.2. Функционирование модуля ADC10
20.2.1. Ядро 10-ти битного АЦП
20.2.2. Входы модуля ADC10 и мультиплексор
20.2.3. Генератор опорного напряжения
20.2.4. Автоматическое отключение
20.2.5. Синхронизация выборки и преобразования
20.2.6. Режимы преобразования
20.2.7. Контроллер передачи данных модуля ADC10
20.2.8. Использование встроенного датчика температуры
20.2.9. Заземление и борьба с помехами при использовании модуля ADC10
20.2.10. Прерывания модуля ADC10
20.3. Регистры модуля ADC10
Глава 21. Модуль 12-ти битного АЦП ADC12
21.1. Введение
21.2. Функционирование модуля ADC12
21.2.1. Ядро 12-ти битного АЦП
21.2.2. Входы модуля ADC12 и мультиплексор
21.2.3. Генератор опорного напряжения
21.2.4. Синхронизация выборки и преобразования
21.2.5. Сохранение результатов преобразования
21.2.6. Режимы преобразования
21.2.7. Использование встроенного датчика температуры
21.2.8. Заземление и борьба с помехами при использовании модуля ADC12
21.2.9. Прерывания модуля ADC12
21.3. Регистры модуля ADC12
Глава 22. Структура TLV
22.1. Введение
22.2. Поддерживаемые теги
22.2.1. Структура TLV калибровочных значений DCO
22.3. Проверка целостности содержимого сегмента A
22.4. Анализ содержимого сегмента A
Глава 23. Модуль 12 битного ЦАП DAC12
23.1. Введение
23.2. Функционирование модуля ADC12
23.2.1. Ядро 12@битного ЦАП
23.2.2. Опорное напряжение модуля DAC12
23.2.3. Обновление состояния выхода модуля ADC12
23.2.4. Формат содержимого DAC12_xDAT
23.2.5. Калибровка смещения выходного усилителя модуля DAC12
23.2.6. Группирование нескольких модулей DAC12
23.2.7. Прерывания модуля DAC12
23.3. Регистры модуля DAC12
Глава 24. Модуль 16 битного АЦП SD16_A
24.1. Введение
24.2. Функционирование модуля SD16_A
24.2.1. Ядро АЦП
24.2.2. Диапазон входного аналогового сигнала и усилитель с программируемым коэффициентом усиления (PGA)
24.2.3. Генератор опорного напряжения
24.2.4. Автоматическое отключение
24.2.5. Выбор входного канала
24.2.6. Параметры аналогового входа
24.2.7. Цифровой фильтр
24.2.8. Регистр данных SD16MEM0
24.2.9. Режимы преобразования
24.2.10. Использование встроенного датчика температуры
24.2.11. Обработка прерываний
24.3. Регистры модуля SD16_A
Глава 25. Встроенный модуль эмуляции EEM
25.1. Введение
25.2. Функциональные узлы модуля EEM
25.2.1. Триггеры
25.2.2. Секвенсор триггеров
25.2.3. Внутренний буфер трассировки
25.2.4. Управление тактовыми сигналами
25.3. Конфигурации модуля EEM